Программируемая логическая интегральная схема (ПЛИС, англ. programmable logic device, PLD) — электронный компонент (интегральная микросхема), используемый для создания конфигурируемых цифровых электронных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программатор и IDE (отладочная среда), позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog, VHDL, AHDL и др.
Язык описания аппаратуры (HDL от англ. hardware description language) — специализированный компьютерный язык, используемый для описания структуры и поведения электронных схем, чаще всего цифровых логических схем. Языки описания аппаратуры внешне похожи на такие языки программирования, как Си или Паскаль, написанные на них программы также состоят из выражений, операторов, управляющих структур. Важнейшим отличием между обычными языками программирования и языками HDL является явное включение концепции времени в языки описания аппаратуры.
Профориентационный онлайн-курс современной микроэлектроники для школьников
Junior FPGA (ПЛИС) Design Engineer: как стать? На изучение по статье и комментариям:
-
Цифровая схемотехника (логические элементы И/ИЛИ/НЕ, шифраторы, мультиплексоры, суммматоры и пр.)
-
Синтаксис HDL-языка
-
Симулирование и верификация HDL-кода
-
FPGA: из каких базовых элементов состоит, как происходит workflow разработки под FPGA, какие операции для FPGA дешевые, а какие дорогие (по частоте и ресурсам)
-
Синхронный дизайн и всё, что связано с таймингами
-
САПР (Altera). Из других источников - Xilinx
-
MathLab
2015 Как начать разрабатывать железо, используя ПЛИС — пошаговая инструкция
2016 Часы на ПЛИС Lattice - где купить ПЛИС для освоения
на e-bay: Xilinx starter kit, FPGA (дешевые)
Посмотреть PLD (FPGA) Xilinx, ALTERA, Actel, Atmel
Язык Verilog
Verilog, Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции. Разработчики Verilog сделали его синтаксис очень похожим на синтаксис языка C, что упрощает его освоение. Verilog имеет препроцессор, очень похожий на препроцессор языка C, и основные управляющие конструкции «if», «while» также подобны одноимённым конструкциям языка C. Соглашения по форматированию вывода также очень похожи (см. printf).
Hello, World! На ПЛИС. Мигаем светодиодом (видео)
Пишем "демку" для LESO2 на Verilog
Симуляция проекта марсохода с помощью Icarus-Verilog
Освоение
 |
